@@ -181,6 +181,18 @@ Durch die schwarz isolierten Kabel ist der Transistor (rechts in der Vergrößer
- Das obere Kabel verbindet die Basis des Transistors mit einer Linie aus einer Diode $D_{V}$ und einem Widerstand $R_{V}$. Hinter $R_{V}$ liegt der **Eingang A des Gatters**.
- Die zusätzliche Diode $D_{V}$ auf dem Schaltbrett ist für die Schaltung eigentlich irrelevant und in **Abbildung 5** nicht enthalten.
## Realisierung auf integrierten Schaltkreisen (ICs), ASICs und FPGAs
Das **Schaltbrett** eignet sich sehr gut dazu die physikalischen Grundlagen der digitalen Schalttechnik zu erkennen. In der technischen Fertigung bringt man Schaltkreise, wie Sie sie hier mit Kabeln, Widerständen, Dioden und Transistoren realisiert haben mit festen Leiterbahnen auf **[integrierte Schaltkreise](https://de.wikipedia.org/wiki/Integrierter_Schaltkreis)(*integrated curcuit*, IC)** auf, die Sie als Chips kennen. Diese sind als schwarze Blöcke mit äußeren Anschlüssen (Beinchen) zu erkennen, die in entsprechende Sockel gepresst und von außen angesteuert werden. An Ihrem Versuchsplatz liegen noch einige ICs aus, die Sie während des Versuchs untersuchen können. Ein erster Schritt zu Prozessspezialisierung ist der **[Application Specific Integrated Circuit, ASIC](https://en.wikipedia.org/wiki/Application-specific_integrated_circuit)**, den man mit Hilfe von entsprechender Software designed und daraufhin fertigen lässt. Nach heutigem Stand der Technik bringt man neben den ICs und ASICs Schaltkreise auf Platinen auf, die durch äußere Beschaltung veränderbar sind. Solche Chips bezeichnet man als **[Field Programmable Gate Arrays, FPGAs](https://de.wikipedia.org/wiki/Field_Programmable_Gate_Array#:~:text=Ein%20FPGA%20(Akronym%20f%C3%BCr%20Field,(Logik%2D)Gatter%2DAnordnung.)**. Der FPGA wird durch entsprechende Software zur Programmierung der Hardware (Firmware) konfiguriert und agiert daraufhin als ICs bis zur Neukonfiguration. Ab **Aufgabe 2** werden Sie alle weiteren Schaltungen auf einem FPGA realisieren. Die Schaltung mit integriertem FPGA, wie Sie sie für diesen Versuch verwenden werden ist in **Abbildung 8** gezeigt:
