Skip to content
Snippets Groups Projects
Commit bc1ef489 authored by Roger Wolf's avatar Roger Wolf
Browse files

update of figures

parent 74001723
No related branches found
No related tags found
No related merge requests found
...@@ -32,19 +32,19 @@ $$ ...@@ -32,19 +32,19 @@ $$
$$ $$
Mit Hilfe geeignet hintereinander geschalteter JK-MS-FFs lassen sich **elektronische binäre Zähler** erzeugen, wie in den folgenden Abschnitten gezeigt. Mit Hilfe geeignet hintereinander geschalteter JK-MS-FFs lassen sich **elektronische binäre Zähler** erzeugen, wie in den folgenden Abschnitten gezeigt.
### $\mathrm{\overline{CLR}}$-Leitung ### Zusätzliche $\mathrm{\overline{CLR}}$- und $\mathrm{\overline{PRS}}$-Leitungen
Für die folgenden Schaltungen haben wir eine weitere $\mathrm{\overline{CLR}}$-Leitung zur Grundschaltung des JK-MS-FF zugefügt, wie in **Abbildung 1** gezeigt: Die folgenden Schaltungen verwenden ein Standartbauteil mit $\mathrm{\overline{CLR}}$- und $\mathrm{\overline{PRS}}$-Leitungen zusätzlich zur Grundschaltung des JK-MS-FF, wie in **Abbildung 1** gezeigt:
--- ---
<img src="../figures/JK-MS-FF-mit-clear.png" width="1000" style="zoom:100%;" /> <img src="../figures/JK-MS-FF-mit-clear.png" width="1000" style="zoom:100%;" />
**Abbildung 1**: (Realisierung eines JK-MS-FF mit $\mathrm{\overline{CLR}}$-Leitung) **Abbildung 1**: (Realisierung eines JK-MS-FF mit $\mathrm{\overline{CLR}}$ und $\mathrm{\overline{PRS}}$-Leitung)
--- ---
Das $\mathrm{\overline{CLR}}$-Signal ist mit den unteren NAND-Gattern zur Schaltung der RS-FFs im Bild verbunden, die den $\mathrm{\overline{Q}}$-Ausgang kontrollieren. Für $\mathrm{\overline{CLR}}=1$ (d.h. wenn die Leitung offen ist) agiert das JK-MS-FF, wie in der originalen Schaltung. Wird CLR von außen auf 1 gesetzt, dann ist $\mathrm{\overline{CLR}}=0$. Da die AND-Bedingung in diesem Fall nie erfüllt werden kann wird der Ausgang der NAND-Gatter damit automatisch auf 1 gesetzt. Damit lässt sich der Zähler von Hand auf die Zahl 0 zurücksetzen (siehe dritte Zeile von unten in der Funktionstabelle zum **Jack-Kilby-Flipflop [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Speicher.md)**). Das $\mathrm{\overline{CLR}}$-Signal ist mit den unteren NAND-Gattern zur Schaltung der RS-FFs im Bild verbunden, die den $\mathrm{\overline{Q}}$-Ausgang kontrollieren. Für $\mathrm{\overline{CLR}}=1$ (d.h. wenn die Leitung offen ist) agiert das JK-MS-FF, wie in der originalen Schaltung. Wird CLR von außen auf 1 gesetzt, dann ist $\mathrm{\overline{CLR}}=0$. Da die AND-Bedingung in diesem Fall nie erfüllt werden kann wird der Ausgang der NAND-Gatter damit automatisch auf 1 gesetzt. Damit lässt sich der Zähler von Hand auf die Zahl 0 zurücksetzen (siehe dritte Zeile von unten in der Funktionstabelle zum **Jack-Kilby-Flipflop [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Speicher.md)**). Eine ähnliche Funktion hat das $\mathrm{\overline{PRS}}$-Signal.
### 4-Bit-Asynchronzähler ### 4-Bit-Asynchronzähler
......
No preview for this file type
Schaltlogik/figures/D-FF.png

33.5 KiB | W: | H:

Schaltlogik/figures/D-FF.png

43.3 KiB | W: | H:

Schaltlogik/figures/D-FF.png
Schaltlogik/figures/D-FF.png
Schaltlogik/figures/D-FF.png
Schaltlogik/figures/D-FF.png
  • 2-up
  • Swipe
  • Onion skin
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Finish editing this message first!
Please register or to comment