diff --git a/Schaltlogik/doc/Hinweise-Zaehler.md b/Schaltlogik/doc/Hinweise-Zaehler.md
index 250d51e1e3a6061e6382730f6ac93a81a9a86191..0f2d695425221d4555fe01e06df66b207922abcb 100644
--- a/Schaltlogik/doc/Hinweise-Zaehler.md
+++ b/Schaltlogik/doc/Hinweise-Zaehler.md
@@ -32,19 +32,19 @@ $$
 $$
 Mit Hilfe geeignet hintereinander geschalteter JK-MS-FFs lassen sich **elektronische binäre Zähler** erzeugen, wie in den folgenden Abschnitten gezeigt. 
 
-### $\mathrm{\overline{CLR}}$-Leitung
+### Zusätzliche $\mathrm{\overline{CLR}}$- und $\mathrm{\overline{PRS}}$-Leitungen
 
-Für die folgenden Schaltungen haben wir eine weitere $\mathrm{\overline{CLR}}$-Leitung zur Grundschaltung des JK-MS-FF zugefügt, wie in **Abbildung 1** gezeigt:
+Die folgenden Schaltungen verwenden ein Standartbauteil mit $\mathrm{\overline{CLR}}$- und $\mathrm{\overline{PRS}}$-Leitungen zusätzlich zur Grundschaltung des JK-MS-FF, wie in **Abbildung 1** gezeigt:
 
 ---
 
 <img src="../figures/JK-MS-FF-mit-clear.png" width="1000" style="zoom:100%;" />
 
-**Abbildung 1**: (Realisierung eines JK-MS-FF mit $\mathrm{\overline{CLR}}$-Leitung)
+**Abbildung 1**: (Realisierung eines JK-MS-FF mit $\mathrm{\overline{CLR}}$ und $\mathrm{\overline{PRS}}$-Leitung)
 
 ---
 
-Das $\mathrm{\overline{CLR}}$-Signal ist mit den unteren NAND-Gattern zur Schaltung der RS-FFs im Bild verbunden, die den $\mathrm{\overline{Q}}$-Ausgang kontrollieren. Für $\mathrm{\overline{CLR}}=1$ (d.h. wenn die Leitung offen ist) agiert das JK-MS-FF, wie in der originalen Schaltung. Wird CLR von außen auf 1 gesetzt, dann ist $\mathrm{\overline{CLR}}=0$. Da die AND-Bedingung in diesem Fall nie erfüllt werden kann wird der Ausgang der NAND-Gatter damit  automatisch auf 1 gesetzt. Damit lässt sich der Zähler von Hand auf die Zahl 0 zurücksetzen (siehe dritte Zeile von unten in der Funktionstabelle zum **Jack-Kilby-Flipflop [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Speicher.md)**).
+Das $\mathrm{\overline{CLR}}$-Signal ist mit den unteren NAND-Gattern zur Schaltung der RS-FFs im Bild verbunden, die den $\mathrm{\overline{Q}}$-Ausgang kontrollieren. Für $\mathrm{\overline{CLR}}=1$ (d.h. wenn die Leitung offen ist) agiert das JK-MS-FF, wie in der originalen Schaltung. Wird CLR von außen auf 1 gesetzt, dann ist $\mathrm{\overline{CLR}}=0$. Da die AND-Bedingung in diesem Fall nie erfüllt werden kann wird der Ausgang der NAND-Gatter damit  automatisch auf 1 gesetzt. Damit lässt sich der Zähler von Hand auf die Zahl 0 zurücksetzen (siehe dritte Zeile von unten in der Funktionstabelle zum **Jack-Kilby-Flipflop [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Speicher.md)**). Eine ähnliche Funktion hat das $\mathrm{\overline{PRS}}$-Signal.
 
 ### 4-Bit-Asynchronzähler
 
diff --git a/Schaltlogik/figures/D-FF.odg b/Schaltlogik/figures/D-FF.odg
index d0a453d2462152dbdc75beb5bbdb34abd62996e0..0873a28823dc979071fb22641bcad9f213857049 100644
Binary files a/Schaltlogik/figures/D-FF.odg and b/Schaltlogik/figures/D-FF.odg differ
diff --git a/Schaltlogik/figures/D-FF.png b/Schaltlogik/figures/D-FF.png
index e45a0277403f3a122694cca5ce6876738bd147b3..6646aef34b518e0aefbc24219c7408631977207a 100644
Binary files a/Schaltlogik/figures/D-FF.png and b/Schaltlogik/figures/D-FF.png differ