From 85c195cf75a24a72d40ec59217c06309bb34dfce Mon Sep 17 00:00:00 2001
From: Roger Wolf <roger.wolf@kit.edu>
Date: Mon, 4 Nov 2024 14:14:56 +0100
Subject: [PATCH] adding one more link

---
 Schaltlogik/Datenblatt.md | 2 +-
 1 file changed, 1 insertion(+), 1 deletion(-)

diff --git a/Schaltlogik/Datenblatt.md b/Schaltlogik/Datenblatt.md
index 9648b8f..477d20c 100644
--- a/Schaltlogik/Datenblatt.md
+++ b/Schaltlogik/Datenblatt.md
@@ -30,5 +30,5 @@ Für den Versuch stehen Ihnen die folgenden Apparaturen und Materialien zur Verf
 
   - Kappen mit aufgedruckten Anschlüssen für alle ICs mit Ausnahme von SN7486, der anschlussgleich mit SN7400 ist (in der Originalfassung).
 
-- Eine MAXwel-Platine mit FPGA zur Bearbeitung der **Aufgaben 2–4**.
+- Eine MAXwel-Platine mit FPGA zur Bearbeitung der **Aufgaben 2–4**. Weitere Details zu deren Aufbau und Bedienung finden Sie [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-MAXwel.md). 
 - Ein Rechner mit vorinstallierter Software zur Konfiguration des FPGA. 
-- 
GitLab