diff --git a/Schaltlogik/Schaltlogik.ipynb b/Schaltlogik/Schaltlogik.ipynb
index 8f6f359ad8ef771bc9a45b20f60ac8bb0839303d..e8075123d68a6cbb1d16e3b6be027cd9c6b9582c 100644
--- a/Schaltlogik/Schaltlogik.ipynb
+++ b/Schaltlogik/Schaltlogik.ipynb
@@ -121,14 +121,14 @@
},
{
"cell_type": "markdown",
- "id": "aadff87b-99c4-40d6-b9a9-3da7282e3e16",
+ "id": "b7e03b1d-3cda-4b6f-b821-71f2433cceea",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.1: AND-Gatter \n",
+ "### Aufgabe 1.1: OR-Gatter \n",
"\n",
- " * Implementieren Sie ein **Dioden-AND-Gatter**.\n",
+ " * Implementieren Sie ein **Dioden-OR-Gatter**.\n",
" * Vergewissern Sie sich von dessen Funktion.\n",
"\n",
"---"
@@ -136,7 +136,7 @@
},
{
"cell_type": "markdown",
- "id": "666ab655-a0f0-4123-82b1-c948cc5c1ba7",
+ "id": "a465d82e-8f13-4c23-bc15-aa5a4be3ab97",
"metadata": {},
"source": [
"**D I S K U S S I O N**\n",
@@ -148,15 +148,14 @@
},
{
"cell_type": "markdown",
- "id": "20887c3e-9c2e-4cf2-918e-c6091ec8f900",
+ "id": "aadff87b-99c4-40d6-b9a9-3da7282e3e16",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.2: NOT- und NAND-Gatter\n",
+ "### Aufgabe 1.2: AND-Gatter \n",
"\n",
- " * Implementieren Sie zusätzlich zum AND-Gatter ein **Transistor-NOT-Gatter**.\n",
- " * Bilden Sie durch Hintereinanderschalten ein NAND-Gatter.\n",
+ " * Implementieren Sie ein **Dioden-AND-Gatter**.\n",
" * Vergewissern Sie sich von dessen Funktion.\n",
"\n",
"---"
@@ -164,7 +163,7 @@
},
{
"cell_type": "markdown",
- "id": "483a0f6b-44a4-4266-a5ac-d1e798e3162c",
+ "id": "666ab655-a0f0-4123-82b1-c948cc5c1ba7",
"metadata": {},
"source": [
"**D I S K U S S I O N**\n",
@@ -176,14 +175,15 @@
},
{
"cell_type": "markdown",
- "id": "97b7053b-f7c8-471f-bd76-01bb183198e0",
+ "id": "20887c3e-9c2e-4cf2-918e-c6091ec8f900",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.3: OR-Gatter \n",
+ "### Aufgabe 1.3: NOT- und NAND-Gatter\n",
"\n",
- " * Implementieren Sie ein **Dioden-OR-Gatter**.\n",
+ " * Implementieren Sie zusätzlich zum AND-Gatter ein **Transistor-NOT-Gatter**.\n",
+ " * Bilden Sie durch Hintereinanderschalten ein NAND-Gatter.\n",
" * Vergewissern Sie sich von dessen Funktion.\n",
"\n",
"---"
@@ -191,7 +191,7 @@
},
{
"cell_type": "markdown",
- "id": "ce9b1e1a-0771-4cec-a26b-e5f302f0fba3",
+ "id": "483a0f6b-44a4-4266-a5ac-d1e798e3162c",
"metadata": {},
"source": [
"**D I S K U S S I O N**\n",
@@ -203,12 +203,24 @@
},
{
"cell_type": "markdown",
- "id": "19b17e0e-dcc2-4eef-b362-506dfcabc10d",
+ "id": "a14f3fec-784b-4edc-9e5f-6960344a2c0b",
+ "metadata": {
+ "jp-MarkdownHeadingCollapsed": true
+ },
+ "source": [
+ "## Aufgabe 2: Gatter auf dem FPGA\n",
+ "\n",
+ "Die folgenden logischen Schaltungen implementieren Sie mit Hilfe der frei verfügbaren Herstellersoftware **auf einem FPGA-Chip**."
+ ]
+ },
+ {
+ "cell_type": "markdown",
+ "id": "a97ff52e-bdab-46cc-bc91-c99d2a73cfd9",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.4: NOT-Gatter (Inverter)\n",
+ "### Aufgabe 2.1: NOT-Gatter (Inverter)\n",
"\n",
" * Implementieren Sie ein NOT-Gatter (Inverter) aus einem **NAND- oder einem NOR-Gatter**.\n",
" * Vergewissern Sie sich von dessen Funktion.\n",
@@ -218,7 +230,7 @@
},
{
"cell_type": "markdown",
- "id": "c261b134-60d1-4d13-8c6a-5a5e825e8983",
+ "id": "68e86002-05a1-405a-b623-4f5c4e9555c0",
"metadata": {},
"source": [
"**D I S K U S S I O N**\n",
@@ -228,18 +240,6 @@
"---"
]
},
- {
- "cell_type": "markdown",
- "id": "a14f3fec-784b-4edc-9e5f-6960344a2c0b",
- "metadata": {
- "jp-MarkdownHeadingCollapsed": true
- },
- "source": [
- "## Aufgabe 2: Gatter auf dem FPGA\n",
- "\n",
- "Die folgenden logischen Schaltungen implementieren Sie mit Hilfe der frei verfügbaren Herstellersoftware **auf einem FPGA-Chip**."
- ]
- },
{
"cell_type": "markdown",
"id": "d3dda936-f113-45ca-87bf-3bfe51644ad7",
@@ -247,7 +247,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 2.1: XOR-Gatter \n",
+ "### Aufgabe 2.2: XOR-Gatter \n",
"\n",
" * Lesen Sie aus der **Wahrheitstabelle der XOR-Funktion** deren [disjunktive Normalform](https://de.wikipedia.org/wiki/Disjunktive_Normalform) ab.\n",
" * Implementieren Sie diese mit Hilfe von Gattern.\n",
@@ -275,7 +275,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 2.2: XOR aus NAND-Gattern\n",
+ "### Aufgabe 2.3: XOR aus NAND-Gattern\n",
"\n",
"**Diese Aufgabe ist nicht verpflichtend.**\n",
"\n",
diff --git a/Schaltlogik/Schaltlogik_Hinweise.ipynb b/Schaltlogik/Schaltlogik_Hinweise.ipynb
index f7c70a96c5e3f2bb63b4fa679e1653b911ae8ab4..cbba2b22af1b0abb2dad2334daa6b6565bd60b4a 100644
--- a/Schaltlogik/Schaltlogik_Hinweise.ipynb
+++ b/Schaltlogik/Schaltlogik_Hinweise.ipynb
@@ -23,17 +23,17 @@
},
{
"cell_type": "markdown",
- "id": "6fadada8-ddf2-4375-8c6c-c1b9bd09639d",
+ "id": "501d3d6a-0445-4bf5-92fe-ffe07e71c74f",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.1: AND-Gatter "
+ "### Aufgabe 1.1: OR-Gatter "
]
},
{
"cell_type": "markdown",
- "id": "451d24a5-c46c-4a75-b923-1361045d7817",
+ "id": "6d68d540-4fb2-463c-9fae-e7abd60cbc18",
"metadata": {},
"source": [
"Gehen Sie zur Bearbeitung dieser Aufgabe wie folgt vor:\n",
@@ -43,25 +43,29 @@
" * **Protokollieren** Sie:\n",
" * Beschreiben Sie das Steckbrett und Ihre Vorgehensweise beim Aufbau der Schaltung.\n",
" * Fügen Sie Ihrem Protokoll eine **Skizze der Schlatung** zu.\n",
- " * Fügen Sie Ihrem Protokoll eine **Photographie der Schaltung** zu.\n",
+ " * Fügen Sie Ihrem Protokoll eine **Photographie der Schaltung** zu aus der sich die Schaltung erkennen lässt.\n",
" * Fügen Sie Ihrem Protokoll eine **Funktionstafel** zu. \n",
"\n",
+ "---\n",
+ "\n",
+ "Weitere Details zur Vorbereitung auf diese Aufgabe finden Sie in den Dateien [Hinweise-Schaltbrett](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Schaltbrett.md) und [Hinweise-Einfache-Gatter](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Einfache-Gatter.md).\n",
+ "\n",
"---"
]
},
{
"cell_type": "markdown",
- "id": "20887c3e-9c2e-4cf2-918e-c6091ec8f900",
+ "id": "6fadada8-ddf2-4375-8c6c-c1b9bd09639d",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.2: NOT- und NAND-Gatter"
+ "### Aufgabe 1.2: AND-Gatter "
]
},
{
"cell_type": "markdown",
- "id": "dfd8c35c-640b-458b-a99e-1f590d1f20d4",
+ "id": "451d24a5-c46c-4a75-b923-1361045d7817",
"metadata": {},
"source": [
"Gehen Sie zur Bearbeitung dieser Aufgabe wie für **Aufgabe 1.1** vor.\n",
@@ -71,17 +75,17 @@
},
{
"cell_type": "markdown",
- "id": "049cb4ed-e870-425b-ada4-278bfdea852b",
+ "id": "20887c3e-9c2e-4cf2-918e-c6091ec8f900",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.3: OR-Gatter "
+ "### Aufgabe 1.3: NOT- und NAND-Gatter"
]
},
{
"cell_type": "markdown",
- "id": "a00fbf5c-9d06-45e1-8244-755bedbf7d49",
+ "id": "dfd8c35c-640b-458b-a99e-1f590d1f20d4",
"metadata": {},
"source": [
"Gehen Sie zur Bearbeitung dieser Aufgabe wie für **Aufgabe 1.1** vor.\n",
@@ -91,32 +95,32 @@
},
{
"cell_type": "markdown",
- "id": "4a9d0a93-d7f5-4ea2-b513-f7ce3e0d79dc",
+ "id": "a14f3fec-784b-4edc-9e5f-6960344a2c0b",
"metadata": {
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 1.4: NOT-Gatter (Inverter)"
+ "## Aufgabe 2: Gatter auf dem FPGA"
]
},
{
"cell_type": "markdown",
- "id": "a5747314-48fe-4e4d-b84b-06fd835ca9cf",
- "metadata": {},
+ "id": "f080f0ee-abec-42a8-8fa1-477cc0288077",
+ "metadata": {
+ "jp-MarkdownHeadingCollapsed": true
+ },
"source": [
- "Gehen Sie zur Bearbeitung dieser Aufgabe wie für **Aufgabe 1.1** vor.\n",
- "\n",
- "---"
+ "### Aufgabe 2.1: NOT-Gatter (Inverter)"
]
},
{
"cell_type": "markdown",
- "id": "a14f3fec-784b-4edc-9e5f-6960344a2c0b",
- "metadata": {
- "jp-MarkdownHeadingCollapsed": true
- },
+ "id": "f7235a94-0201-4eed-9a32-88923b150708",
+ "metadata": {},
"source": [
- "## Aufgabe 2: Gatter auf dem FPGA"
+ "Gehen Sie zur Bearbeitung dieser Aufgabe wie für **Aufgabe 1.1** vor.\n",
+ "\n",
+ "---"
]
},
{
@@ -126,7 +130,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 2.1: XOR "
+ "### Aufgabe 2.2: XOR "
]
},
{
@@ -168,7 +172,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "## Aufgabe 4: Speicherelemente"
+ "## Aufgabe 3: Speicherelemente"
]
},
{
@@ -178,7 +182,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 4.1: RS-Flip-Flop (RS-FF) "
+ "### Aufgabe 3.1: RS-Flip-Flop (RS-FF) "
]
},
{
@@ -198,7 +202,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 4.2: Getaktetes RS-Flip-Flop (RST-FF)"
+ "### Aufgabe 3.2: Getaktetes RS-Flip-Flop (RST-FF)"
]
},
{
@@ -218,7 +222,7 @@
"jp-MarkdownHeadingCollapsed": true
},
"source": [
- "### Aufgabe 4.3: JK-Master-Slave-Flip-Flop (JK-MS-FF)"
+ "### Aufgabe 3.3: JK-Master-Slave-Flip-Flop (JK-MS-FF)"
]
},
{
diff --git a/Schaltlogik/doc/Hinwiese-Einfache-Gatter.md b/Schaltlogik/doc/Hinwiese-Einfache-Gatter.md
new file mode 100644
index 0000000000000000000000000000000000000000..3b98410eb94893be40b8979261abea91c57398b7
--- /dev/null
+++ b/Schaltlogik/doc/Hinwiese-Einfache-Gatter.md
@@ -0,0 +1,187 @@
+# Hinweise für den Versuch Schaltlogik
+
+## OR-Gatter
+
+Logische Verknüpfungen (Gatter) werden z.B. durch **Wahrheitstafeln** definiert. Die Wahrheitstafel für das **OR-Gatter** ist
+$$
+\begin{equation*}
+\begin{array}{cc|c}
+ \mathrm{A} & \mathrm{B} & \mathrm{Y = A \lor B} \\
+ \hline
+ 0 & 0 & 0 \\
+ 0 & 1 & 1 \\
+ 1 & 0 & 1 \\
+ 1 & 1 & 1 \\
+\end{array}
+\end{equation*}
+$$
+Hierzu definieren wir A und B als Eingänge und Y als den Ausgang des Gatters und führen die folgenden Bezeichnungen ein:
+
+- 0/LOW: GND ($=0\ \mathrm{V}$)
+- 1/HIGH: VCC ($=+5\ \mathrm{V}$).
+
+Die Zustände 0 und 1 werden durch die elektrischen Potentiale an A, B und Y identifiziert.
+
+Das Schaltsymbol für das OR-Gatter ist in **Abbildung 1a** gezeigt:
+
+---
+
+<img src="../figures/Symbole-Gatter.png" width="1000" style="zoom:100%;" />
+
+**Abbildung 1**: (Schaltsymbole eines (a) OR-, (b) AND-, (c) NOT- und (d) NAND-Gatters)
+
+---
+
+Die einfachste Realisierung erfolgt mit Hilfe von zwei Dioden, wie in **Abbildung 2** gezeigt:
+
+---
+
+<img src="../figures/Dioden-OR.png" width="1000" style="zoom:100%;" />
+
+**Abbildung 2**: (Realisierung eines OR-Gatters mit Hilfe von zwei Dioden)
+
+---
+
+- Liegt **entweder A oder B auf 1/HIGH** ($=+5\ \mathrm{V}$), fließt Strom durch den Widerstand $R$ und die Diode $D_{\mathrm{A}}$ oder die Diode $D_{\mathrm{B}}$ wird in **Durchlassrichtung** betrieben. In Durchlassrichtung fällt an einer Silizium-Diode die Knickspannung ([Schwellenspannung](https://de.wikipedia.org/wiki/Schwellenspannung))
+
+ ```math
+ \begin{equation*}
+ U_{D}\approx-0.7\,\mathrm{V}
+ \end{equation*}
+ ```
+
+ ab (siehe [Hinweise zum Versuch Transistor und Operationsverstärker](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Transistor_und_Operationsverstaerker/doc/Hinweise-Transistor.md)), der Großteil der Spannung fällt also über $R$ ab und Y liegt auf hohem Potential, d.h. auf 1/HIGH.
+
+- Liegen jedoch **weder A noch B auf 1/HIGH**, so fließt kein Strom. Da kein Strom fließt fällt auch keine Spannung über $R$ ab und Y liegt auf 0/LOW ($=0\ \mathrm{V}$).
+
+- Falls ein Eingang auf 1/HIGH und der andere auf 0/LOW liegt, ist immer eine der beiden Dioden in **Sperrichtung** geschaltet, so dass kein Strom zwischen A und B fließt.
+
+## AND-Gatter
+
+ Die Wahrheitstafel für das **AND-Gatter** ist
+$$
+\begin{equation*}
+\begin{array}{cc|c}
+ \mathrm{A} & \mathrm{B} & \mathrm{Y = A \land B} \\
+ \hline
+ 0 & 0 & 0 \\
+ 0 & 1 & 0 \\
+ 1 & 0 & 0 \\
+ 1 & 1 & 1 \\
+\end{array}
+\end{equation*}
+$$
+Das Schaltsymbol für das AND-Gatter ist in **Abbildung 1b** gezeigt.
+
+### Dioden-AND-Gatter
+
+Die einfachste Realisierung eines AND-Gatters erfolgt mit Hilfe von zwei Dioden, wie in **Abbildung 3** gezeigt:
+
+---
+
+<img src="../figures/Dioden-AND.png" width="1000" style="zoom:100%;" />
+
+**Abbildung 3**: (Realisierung eines AND-Gatters mit Hilfe von zwei Dioden)
+
+---
+
+- Liegt **entweder A oder B auf 0/LOW**, fließt Strom durch $R$ und die Diode $D_{\mathrm{A}}$ oder $D_{\mathrm{B}}$ wird in **Durchlassrichtung** betrieben, der Großteil der Spannung fällt also über $R$ ab und Y liegt auf niedrigem Potential, d.h. auf 0/LOW.
+- Liegen jedoch **sowohl A als auch B auf 1/HIGH**, so fließt kein Strom. Alle Eingangspunkte der Schaltung liegen auf dem gleichen Potential von $+5\ \mathrm{V}$. Da kein Strom fließt fällt auch keine Spannung ab und Y liegt auf 1/HIGH.
+- Falls ein Eingang auf 1/HIGH und der andere auf 0/LOW liegt, ist immer eine der beiden Dioden in **Sperrichtung** geschaltet, so dass kein Strom zwischen A und B fließt.
+
+Durch $U_{D}$ ist das Potential für 0/LOW an Y etwas höher als an den Eingängen von $D_{\mathrm{A}}$ und $D_{\mathrm{B}}$. Dadurch ist die Anzahl an Dioden-Gattern, die man hintereinander schalten kann begrenzt. Dieser Nachteil lässt sich durch die Verwendung von Transistoren umgehen.
+
+### Transistor-AND-Gatter
+
+Die Realisierung eines AND-Gatters mit Hilfe von zwei Transistoren ist in **Abbildung 4** gezeigt:
+
+---
+
+<img src="../figures/Transistor-AND.png" width="400" style="zoom:100%;" />
+
+**Abbildung 4**: (Realisierung eines AND-Gatters mit Hilfe von zwei Transistoren)
+
+---
+
+- Hier wird der Transistor nicht als Verstärker, sondern als Schalter verwendet: Liegt an der Basis keine Spannung an ($U_{\mathrm{B}}=0$) befindet sich der Transistor im **Sperrbetrieb**, für den Widerstand zwischen Kollektor und Emitter gilt $r_{\mathrm{C}}\gg 0$ und es fließt kein Strom. Da es zu keinem Stromfluss kommt liegt Y auf dem gleichen Potential wie GND und damit auf 0/LOW.
+- Für $U_{\mathrm{B}}+U_{D}>0$ gilt $r_{\mathrm{C}}\approx 0$ und der Transistor befindet sich im **Sättigungsbetrieb**. Durch die Reihenschaltung von zwei Transistoren kommt es zum Stromfluss über $R_{E}$ nur dann, wenn sowohl A als auch B auf 1/HIGH liegen. Durch $r_{\mathrm{C}}\approx0$ fällt in diesem Fall die gesamte Spannung über $R_{E}$ ab und C liegt auf 1/HIGH.
+
+Die Vorwiderstände $R_{V}$ dienen zur Stabilisierung des Transistors (siehe Diskussion des Transistors für den Versuch [Transistor und Operationsverstärker](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Transistor_und_Operationsverstaerker/doc/Hinweise-Emitterschaltung.md)).
+
+## NOT-Gatter
+
+Die Wahrheitstafel für das **NOT-Gatter** ist
+$$
+\begin{equation*}
+\begin{array}{c|c}
+ \mathrm{A} & \mathrm{Y = \overline{A}} \\
+ \hline
+ 0 & 1 \\
+ 1 & 0 \\
+\end{array}
+\end{equation*}
+$$
+Das entsprechende Schaltsymbol ist in **Abbildung 1c** gezeigt. Am einfachsten lässt sich das NOT-Gatter mit Hilfe eines Transistors realisieren, wie in **Abbildung 5** gezeigt:
+
+---
+
+<img src="../figures/Transistor-NOT.png" width="500" style="zoom:100%;" />
+
+**Abbildung 5**: (Realisierung eines NOT-Gatters mit Hilfe eines Transistors)
+
+---
+
+- Liegt A auf 1/HIGH befindet sich der Transistor im **Sättigungsbetrieb**, es gilt $r_{\mathrm{C}}\approx0$ und Y liegt auf 0/LOW.
+- Liegt A auf 0/LOW befindet sich der Transistor im **Sperrbetrieb**, es gilt $r_{\mathrm{C}}\gg0$, es fließt kein Strom und Y liegt auf 1/HIGH.
+
+## NAND-Gatter
+
+Kombiniert man ein AND- mit einem NOT-Gatter erhält man ein **NAND-Gatter**. Die entsprechende Wahrheitstafel für das NAND-Gatter ist
+$$
+\begin{equation*}
+\begin{array}{cc|c}
+ \mathrm{A} & \mathrm{B} & \mathrm{Y = \overline{A \land B}} \\
+ \hline
+ 0 & 0 & 1 \\
+ 0 & 1 & 1 \\
+ 1 & 0 & 1 \\
+ 1 & 1 & 0 \\
+\end{array}
+\end{equation*}
+$$
+Das Schaltsymbol ist in **Abbildung 1d** gezeigt. Die Realisierung erfolgt, z.B. wie in **Abbildung 5** gezeigt:
+
+---
+
+<img src="../figures/NAND-mit-Transistor.png" width="600" style="zoom:100%;" />
+
+**Abbildung 6**: (Realisierung eines NAND-Gatters mit Hilfe von zwei Dioden und einem Transistor)
+
+---
+
+## Realisierung auf dem Schaltbrett
+
+Die Realisierung aller relevanten Schaltungen aus **Aufgabe 1** erfolgt, bis auf die Kippschalter und Leuchtdioden, im Bereich (3) des Schaltbretts aus **Abbildung 1** [hier](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/blob/main/Schaltlogik/doc/Hinweise-Schaltbrett.md). Eine Vergrößerung dieses Bereichs ist in **Abbildung 7** gezeigt:
+
+---
+
+<img src="../figures/Schaltbrett-Aufgabe-1.png" width="1000" style="zoom:100%;" />
+
+**Abbildung 7**: (Vergrößerung des Bereichs (3) zur Realisierung der Dioden-Gatter)
+
+---
+
+Unten links in der Vergrößerung sind zwei Dioden $D_{\mathrm{A}}$ und $D_{\mathrm{B}}$ zu sehen, die Sie für die **Schaltung der Dioden-OR und AND Gatter** verwenden können. Schwarze Striche auf den Glaskolben der Dioden (die dem Balken des Schaltsymbols entsprechen) zeigen die Durchlassrichtung der Dioden an.
+
+Durch die schwarz isolierten Kabel ist der Transistor (rechts in der Vergrößerung) bereits für das NOT-Gatter aus **Abbildung 5** vorverschaltet:
+
+- Das untere Kabel verbindet den Emitter mit GND.
+- Das mittlere Kabel verbindet den Kollektor über $R_{C}$ mit VCC.
+- Zwischen $R_{V}$ und dem Transistor kann der **Ausgang Y des Gatters** abgegriffen werden.
+- Das obere Kabel verbindet die Basis des Transistors mit einer Linie aus einer Diode $D_{V}$ und einem Widerstand $R_{V}$. Hinter $R_{V}$ liegt der **Eingang A des Gatters**.
+- Die zusätzliche Diode $D_{V}$ auf dem Schaltbrett ist für die Schaltung eigentlich irrelevant und in **Abbildung 5** nicht enthalten.
+
+# Navigation
+
+[Main](https://gitlab.kit.edu/kit/etp-lehre/p1-praktikum/students/-/tree/main/Schaltlogik)
+
diff --git a/Schaltlogik/figures/IMG_3101.jpg b/Schaltlogik/figures/IMG_3101.jpg
index c0ef88c98d6d437e5d793c1a02bfce6ca862a769..e17f1e96acc24f3938a81217de10e1d08f6e8293 100644
Binary files a/Schaltlogik/figures/IMG_3101.jpg and b/Schaltlogik/figures/IMG_3101.jpg differ
diff --git a/Schaltlogik/figures/Schaltbrett.odg b/Schaltlogik/figures/Schaltbrett.odg
index 2305954de818f791de5fd7ed2081861d46e4ff1e..e2790819530effc342cdd1921491e6e54980b713 100644
Binary files a/Schaltlogik/figures/Schaltbrett.odg and b/Schaltlogik/figures/Schaltbrett.odg differ
diff --git a/Schaltlogik/figures/Schaltbrett.png b/Schaltlogik/figures/Schaltbrett.png
index 8eeb00710e11b9aa165438477b457d152c652f30..9d2726ce73c728a099b2f595c04e8adadd0254ab 100644
Binary files a/Schaltlogik/figures/Schaltbrett.png and b/Schaltlogik/figures/Schaltbrett.png differ